SOLID-STATE IMAGE PICKUP DEVICE

Patent number:

JP2001291877

Publication date:

2001-10-19

Inventor:

MIZUNO SEIICHIRO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:

- international:

H01L31/02; H01L25/065; H01L25/07; H01L25/18;

H01L27/146; H01L31/10; H04N5/335


- european:

Application number: JP20000103721 20000405 **Priority number(s):** JP20000103721 20000405

Report a data error here

Abstract of JP2001291877

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device in which the number of photoreceptor elements can be increased easily and which can be manufactured highly efficiently at a low cost. SOLUTION: This solid-stage image pickup device 1 is provided with first and second substrates 10 and 20. On the first substrate 10, photodiodes PD1-PDN are twodimensionally arranged and pads PC(1)-PC(N) and PA for bump connections are formed. On the second substrate 20, integration circuits 211-21N, hold circuits 221-22N, switch elements 231-23N, and a control circuit 24 are formed, and pads Pin(1)-Pin(N) and PGND1 for bump connections are formed. The pad PC (n) on the first substrate 10 is bump-connected to the pad Pin(n) on the second substrate 20. In addition, the pad PA on the first substrate 10 is bump-connected to the pad PGND1 on the second substrate 20.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-291877 (P2001-291877A)

(43)公開日 平成13年10月19日(2001.10.19)

(51) Int.Cl. ⁷		識別記号	識別記号 F I					テーマコード(参考)	
H01L	31/02			H04	N 5/335		Z	4M118	
	25/065			H01	L 31/02		В	5 C O 2 4	
	25/07				25/08		В	5 F O 4 9	
	25/18				27/14		F	5 F O 8 8	
	27/146				31/10		G		
			審査請求	未請求	請求項の数1	OL	(全 6 頁)	最終頁に続く	

(21)出願番号

特顧2000-103721(P2000-103721)

(22)出願日

平成12年4月5日(2000.4.5)

FP03-0379 - 00W0-49 '04.3.9 SEARCH REPORT (71) 出願人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(72)発明者 水野 誠一郎

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(74)代理人 100088155

弁理士 長谷川 芳樹 (外3名)


最終頁に続く

(54) 【発明の名称】 固体撮像装置

(57)【要約】

【課題】 容易に受光素子の数を増加させることができ、安価かつ高効率に製造することができる固体撮像装置を提供する。

【解決手段】 固体撮像装置1は、第1の基板10 kは び第2の基板20を備えている。第1の基板10 kには、フォトダイオードPD1~PDmが2次元状に配列されて形成されており、また、バンブ接続用のバッドPc1、~Pc1、およびPmが形成されている。第2の基板20 kには、積分回路21、~21m、ホールド回路221~22m、スイッチ素子231~23m k k び制御回路24が形成されており、また、バンブ接続用のバッドPmc1、~Pincm、およびPcmoiが形成されている。第1の基板10 kのバッドPccm、と第2の基板20 kのバッドPincm、とは互いにバンブ接続される。また、第1の基板10 kのバッドPkmcn、と第2の基板20 kのバッドPcmcn、と第2の基板20 kのバッドPcmcn、とは互いにバンブ接続される。



(2)

【特許請求の範囲】

【請求項1】 各々受光した光の光量に応じた電流信号を出力する複数の受光素子が形成された第1の基板と、前記第1の基板とバンブ接続され、前記第1の基板の前記複数の受光素子それぞれから出力された電流信号をバンブ接続を介して入力し、この電流信号を電圧信号に変換してこの電圧信号を出力する複数の積分回路が形成された第2の基板と、

1

を備えることを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、配列された複数の 受光素子を有する固体撮像装置に関するものである。 【0002】

【従来の技術】固体撮像装置は、複数の受光素子および複数の積分回路等を有している。各受光素子は、受光した光の光量に応じた電流信号を出力し、各積分回路は、対応する受光素子から出力された電流信号を入力し、この電流信号の電荷を蓄積して、この蓄積された電荷の量に応じた電圧信号を出力する。そして、1次元状または 20 2次元状に配列された複数の受光素子それぞれに対応して積分回路から出力される電圧信号の値の分布が撮像結果として得られる。

[0003]

【発明が解決しようとする課題】このような固体撮像装置は、複数の受光素子および複数の積分回路等を1つの基板上に集積化することも可能であり、集積化することで性能向上・コスト低減を期待し得るとも考えられる。しかし、これらを1つの基板上に集積化することは以下のような問題点を有していることを本願発明者は見出した。

【0004】基板上の受光素子は、特性が重視される一方で、微細化が要求されるととが少ないので、受光素子を形成する為の製造プロセスとしてアライメントを用いたプロセスが採用される。これに対して、基板上の積分回路等のCMOS回路は高集積化・微細化が要求されるので、積分回路等を形成する為の製造プロセスとしてステッパを用いた微細加工プロセスが採用される。また、固体撮像装置の用途が異なると、積分回路等のCMOS回路の回路構成は異なるのに対して、受光素子が配列された受光部の構成は異なることはない。このように、受光素子と積分回路等のCMOS回路とでは採用される製造プロセスが異なり、また、積分回路等のCMOS回路の回路構成のみが設計変更の頻度が高いことから、両者を1つの基板上に形成することは製造効率が悪く、却ってコスト高を招く。

【0005】そこで、受光素子を第1の基板上に形成し、積分回路等のCMOS回路を第2の基板上に形成して、各々を最適の製造プロセスで製造するとともに、第2の基板上の回路構成のみを用途に応じて設計変更する 50

ことにより、固体撮像装置の全体として製造効率を高くすることができ、コストを安くすることができると期待され得る。この場合、第1の基板と第2の基板との間は一般にワイヤボンディングにより電気的に接続される。【0006】ところで、固体撮像装置は、画素数(すなわち、受光素子の数)の増加が要求されている。第1の基板上に形成される受光素子の数が増加すると、これに伴って、第1の基板と第2の基板との間のワイヤボンディングの数も増加し、さらに、比較的大きな面積を必要とするボンディングパッドの数も増加する。したがって、固体撮像装置を第1の基板および第2の基板とに分けて構成した場合に、受光素子の数が増加すれば、物理的に実現が困難となり、或いは、第1の基板および第2の基板の双方とも面積が大きくならざるを得ず、コストが高くなってしまう。

【0007】本発明は、上記問題点を解消する為になされたものであり、容易に受光素子の数を増加させることができ、安価かつ高効率に製造することができる固体撮像装置を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明に係る固体撮像装置は、(1) 各々受光した光の光量に応じた電流信号を出力する複数の受光素子が形成された第1の基板と、(2) この第1の基板とバンブ接続され、第1の基板の複数の受光素子それぞれから出力された電流信号をバンブ接続を介して入力し、この電流信号を電圧信号に変換してこの電圧信号を出力する複数の積分回路が形成された第2の基板と、を備えることを特徴とする。

【0009】との固体撮像装置によれば、第1の基板上の各受光素子から受光量に応じて出力された電流信号は、互いにバンプ接続された第1の基板のバッドおよび第2の基板のバッドを経て、第2の基板上の積分回路の入力端に入力し、積分回路において電圧信号に変換される。とのように本発明に係る固体撮像装置は、一方の第1の基板上に受光素子が形成され、他方の第2の基板上に積分回路が形成されており、第1の基板と第2の基板とが互いにバンプ接続されている。

【0010】したがって、第1の基板および第2の基板 それぞれは、各々にとって好適な製造プロセスを用いて 製造することができる。また、用途が異なっても第1の 基板は同一設計で製造することができるのに対して、用途に応じて第2の基板のみを適切な設計の下に製造する ことができる。また、画素数(すなわち、受光素子の数)が増加してバッドの数が増加しても、第1の基板と第2の基板とを互いにバンプ接続することにより、第1の基板および第2の基板それぞれのバンプ接続用のバッドを2次元状に配置することができる。

[0011]

[発明の実施の形態]以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明にお

いて同一の要素には同一の符号を付し、重複する説明を 省略する。以下では、Nは2以上の整数であり、nは特 に言及しない限り1~Nの範囲内の任意の整数である。 【0012】図1は、本実施形態に係る固体撮像装置1 の回路構成図である。との固体撮像装置1は、第1の基 板10および第2の基板20を備えている。第1の基板 10上には、N個のフォトダイオード(受光素子)PD 1~PD,が1次元状または2次元状に配列されて形成さ れており、また、バンブ接続用のバッドPc(1)~Pc(n) およびP、が形成されている。第2の基板20上には、 N個の積分回路 2 1, ~ 2 1, 、N個のホールド回路 2 2 1~22, N個のスイッチ素子23,~23, および制御 回路24が形成されている。また、第2の基板20上に は、バンプ接続用のバッドP、、、、、、~P、、、、およびP ดแอวが形成されており、さらに、固体撮像装置1の外部 との間の接続に用いられるパッドPanox、Pvcc、Paut およびPcontが形成されている。第1の基板10上のパ ッドP。、、、と第2の基板20上のパッドP。。、、とは互 いにバンプ接続される。また、第1の基板10上のバッ ドP と第2の基板20上のパッドP の とは互いにバ ンプ接続される。

【0013】フォトダイオードPD。のカソード端子 は、第1の基板10上のバンプ接続用のパッドP こここに 接続されている。各フォトダイオードPD。のアノード 端子は、第1の基板10上のバンプ接続用のパッドP。 に共通に接続されている。フォトダイオードPD。は、 受光した光の光量に応じた電流信号をバッドPccmに出 力する。

【0014】積分回路21。は、第2の基板20上のバ ンプ接続用のバッドPィススクは入力端が接続されてお り、との入力端と出力端との間にアンプA1を有し、と のアンプA 1の反転入力端子と出力端子との間に並列的 に容量素子C1およびスイッチ素子SW1を有してい る。各積分回路21。のアンプA1の非反転入力端子 は、パッドPvccに共通に接続されている。この積分回 路21_nは、スイッチ素子SW1が閉じているときに容 量素子C1を放電して初期化し、スイッチ素子SW1が 開いているときに、入力端に入力した電荷を容量素子C 1 に蓄積して、その蓄積された電荷の量に応じた電圧信 号を出力端から出力する。

【0015】ホールド回路22。は、積分回路21。の出 力端に入力端が接続されており、この入力端と出力端と の間に順にスイッチ素子SW2およびアンプA2を有 し、また、スイッチ素子SW2とアンプA2との間の接 続点に一端が接続された容量素子C2を有している。各 ホールド回路22。の容量素子C2の他端は、バンプ接 続用のパッドPcmo1 に共通に接続され、また、パッドP cmp2 にも共通に接続されている。このホールド回路22 。は、スイッチ素子SW2が閉じているときに入力端に 入力した電圧信号を容量素子C2に記憶し、スイッチ素 50 体撮像装置1は以下のように動作する。すなわち、第1


子SW2が開いた後も容量素子C2に記憶されている電 圧信号をアンプA2を介して出力端から出力する。

【0016】スイッチ素子23。は、ホールド回路22。 の出力端とバッドP。」、との間に設けられている。スイ ッチ23、~23、それぞれは、制御回路24により制御 されて順次に閉じて、ホールド回路22,~22,それぞ れ出力端から出力される電圧信号をバッドP。よへ出力 する。制御回路24は、外部よりパッドPcontに入力し た制御信号に基づいて、積分回路21,のスイッチ素子 SW1、ホールド回路22。のスイッチ素子SW2およ びスイッチ索子23。それぞれの開閉を制御する。

【0017】図2は、本実施形態に係る固体撮像装置1 の第1の基板10におけるN個のフォトダイオードPD 、~PD、ならびにバンフ接続用のバッドPccc、~Pcccc およびP,のレイアウトの1例を示す図である。この図 に示すように、N個のフォトダイオードPD₁~PD_nは 2次元配列されて受光面を構成している。この図におい て受光面の右方に、第1の基板20とバンプ接続するた めのパッドPc(1)~Pc(1)、およびPxが2次元状に配列 20 されている。フォトダイオードPD。とパッドPccanと の間の配線は、微細加工配線技術を用いてフォトダイオ ード配列間に形成されている。なお、第2の基板20に おけるパンプ接続用のパッドPィッ(1)~Pィッ(1) およびP cmox は、バッドPincmyがパッドPccmy とバンプ接続さ れ且つパッドPgmpzがパッドPxとバンブ接続されるよ う配置されている。

【0018】図3は、本実施形態に係る固体撮像装置1 の斜視図である。図4は、本実施形態に係る固体撮像装 置1の側断面図である。とれらの図では、第1の基板1 30 0の上面にフォトダイオードPD。ならびにバンプ接続 用のパッドPccmおよびPaが形成されている。また、 第2の基板20の下面に、積分回路21。、ホールド回 路22,、スイッチ素子23,、制御回路24、パンプ接 続用のパッドPin(n)およびPcnp1、ならびに、外部と の接続に用いられるパッドPanna、Pvcc、Panaおよび P.ontが形成されている。そして、第1の基板10と第 2の基板20とは各々の対応するパッドがパンプ30に よりバンプ接続されている。

【0019】この固体撮像装置1では、外部よりバッド 40 Pc, 2 を経て、第2の基板20上のホールド回路22。 の容量素子C2に接地電位が供給され、更に、互いにバ ンプ接続された第2の基板20のパッドP 6 mg および第 1の基板10のパッドPxを経て、第1の基板10上の フォトダイオードPD。のアノード端子に接地電位が供 給される。外部よりパッドPvccを経て、第2の基板2 0上の積分回路21。のアンブA1の非反転入力端子に 基準電位が供給される。また、外部よりパッドPcontを 経て、第2の基板20上の制御回路24に制御信号が入 `力する。そして、との制御回路24による制御の下、固



の基板10上のフォトダイオードPD。から受光量に応 じて出力された電流信号は、互いにバンブ接続された第 1の基板10のパッドPccmおよび第2の基板20のパ の入力端に入力し、積分回路21。において電圧信号に 変換される。積分回路21,から出力された電圧信号 は、ホールド回路22。により保持され、スイッチ素子 23.を経て、第2の基板20のパッドP。utから外部へ 出力される。

【0020】とのように本実施形態では、第1の基板1 0と第2の基板20とを有し、一方の第1の基板10上 にフォトダイオードPD。が形成され、他方の第2の基 板20上に積分回路21,、ホールド回路22,、スイッ チ索子23,および制御回路24が形成されている。そ して、第1の基板10と第2の基板20とは互いにバン ブ接続されている。

【0021】したがって、第1の基板10および第2の 基板20それぞれは、各々にとって好適な製造プロセス を用いて製造することができる。例えば、微細化が要求 されないフォトダイオードPD。が形成される第1の基 板10は、アライメントを用いた製造プロセスを採用し て、優れた特性のものを製造することができる。一方、 髙集積化・微細化が要求される積分回路21。等のCM OS回路が形成される第2の基板20は、ステッパを用 いた微細加工プロセスを採用して製造することができ る。また、用途が異なっても第1の基板10は同一設計 で製造することができるのに対して、用途に応じて第2 の基板20のみを適切な設計の下に製造することができ る。このように、第1の基板10と第2の基板20とで 異なる最適な製造プロセスを採用することができ、ま た、用途に応じて第2の基板20のみを設計変更すれば よいことから、固体撮像装置1は製造効率が優れコスト が安くなる。

【0022】また、画素数(すなわち、フォトダイオー ドPD,~PD,の数N)が増加してバッドの数が増加し ても、第1の基板10と第2の基板20とを互いにバン プ接続することにより、第1の基板10上のバンプ接続 用のパッドPccanおよびPaを2次元状に配置し、第2 の基板20上のバンプ接続用のパッドP,,,,,,およびP GND1を2次元状に配置することができる。したがって、 フォトダイオードPD、~PD、の数が増加しても、物理 的に実現が容易であり、また、第1の基板10および第 2の基板20の双方とも面積の増大を抑制することがで き、コストが安い。

【0023】本発明は、上記実施形態に限定されるもの ではなく種々の変形が可能である。例えば、第2の基板 20上において、積分回路21,とホールド回路22,と の間にCDS (Correlated Double Sampling) 回路を設 けて、積分回路21gのアンプA1のオフセットばらつ

きを除去するようにしてもよい。また、スイッチ素子2 3。とパッドP。」、との間にA/D変換回路を設けて、第 2の基板20より外部ヘデジタル信号を出力するように してもよい。

[0024]

【発明の効果】以上、詳細に説明したとおり、本発明に よれば、第1の基板上の各受光素子から受光量に応じて 出力された電流信号は、互いにバンブ接続された第1の 基板のパッドおよび第2の基板のパッドを経て、第2の 基板上の積分回路の入力端に入力し、積分回路において 電圧信号に変換される。このように本発明に係る固体撮 像装置は、一方の第1の基板上に受光素子が形成され、 他方の第2の基板上に積分回路が形成されており、第1 の基板と第2の基板とが互いにバンブ接続されている。 【0025】したがって、第1の基板および第2の基板 それぞれは、各々にとって好適な製造プロセスを用いて 製造することができる。また、用途が異なっても第1の 基板は同一設計で製造することができるのに対して、用 途に応じて第2の基板のみを適切な設計の下に製造する 20 ととができる。このように、第1の基板と第2の基板と で異なる最適な製造プロセスを採用することができ、ま た、用途に応じて第2の基板のみを設計変更すればよい ことから、本発明に係る固体撮像装置は製造効率が優れ コストが安くなる。

【0026】また、画素数(すなわち、受光素子の数) が増加してバッドの数が増加しても、第1の基板と第2 の基板とを互いにバンプ接続することにより、第1の基 板および第2の基板それぞれのバンブ接続用のパッドを 2次元状に配置することができる。したがって、受光素 30 子の数が増加しても、物理的に実現が容易であり、ま た、第1の基板および第2の基板の双方とも面積の増大 を抑制することができ、コストが安い。

【図面の簡単な説明】

【図1】本実施形態に係る固体撮像装置の回路構成図で ある。


【図2】本実施形態に係る固体撮像装置の第1の基板に おけるN個のフォトダイオードおよびバンプ接続用のパ ッドのレイアウトの1例を示す図である。


【図3】本実施形態に係る固体撮像装置の斜視図であ 40 る。

【図4】本実施形態に係る固体撮像装置の側断面図であ


【符号の説明】

1…固体撮像装置、10…第1の基板、20…第2の基 板、21,~21,…積分回路、22,~22,…ホールド 回路、23,~23,…スイッチ素子、24…制御回路、 30…パンプ、PD₁~PD_n…フォトダイオード(受光 素子)。





【図3】



フロントページの続き

(51)Int.Cl.'

識別記号

F I

テーマコード(参考)

H 0 1 L 31/10 H 0 4 N 5/335

Fターム(参考) 4M118 AA10 AB01 BA19 CA02 DD09

FA24 HA31

5C024 AX01 EX25

5F049 MA01 NA09 NA18 NA19 NB05

RA02 RA08 RA10 TA05 UA01

UA14 UA20

5F088 AA01 BA15 BA16 BB03 EA03

EA04 EA07 EA08 JA09 KA02

KA03 KA10